3강. 반도체는 어떻게 만들어질까? 웨이퍼부터 트랜지스터까지
반도체는 어떻게 만들어질까?
스마트폰이나 컴퓨터에 들어가는 반도체 칩은 겉으로 보면 손톱보다 작은 검은색 부품처럼 보입니다. 하지만 그 작은 칩 안에는 수십억 개의 트랜지스터와 수많은 금속 배선이 복잡하게 연결되어 있습니다.
그렇다면 이런 작은 반도체는 어떻게 만들어질까요?
반도체 제조공정은 단순히 실리콘을 깎아서 만드는 과정이 아닙니다. 실리콘 웨이퍼 위에 얇은 막을 만들고, 원하는 부분을 빛으로 선택한 다음, 식각과 증착을 반복하면서 트랜지스터와 배선을 층층이 만들어가는 초정밀 제조 과정입니다.
실제로 하나의 웨이퍼는 포토리소그래피, 증착, 식각, 이온주입, CMP, 세정, 검사 등의 공정을 수백 번 반복해서 거치게 됩니다.
1. 반도체의 출발점은 실리콘 웨이퍼
반도체 제조의 출발점은 실리콘 웨이퍼(Silicon Wafer)입니다.
실리콘은 반도체 산업에서 가장 널리 사용되는 소재입니다. 실리콘 원료를 정제한 뒤 고순도의 단결정 실리콘 잉곳을 만들고, 이를 얇은 원판 형태로 절단하고 연마하면 웨이퍼가 만들어집니다.
웨이퍼 표면은 매우 평평하고 깨끗해야 합니다.
왜냐하면 앞으로 이 표면 위에 트랜지스터를 만들기 때문입니다. 표면에 미세한 먼지나 오염물질이 남아 있으면 회로가 제대로 형성되지 않거나 불량으로 이어질 수 있습니다.
특히 첨단 반도체에서는 웨이퍼 표면의 아주 작은 변화도 문제가 될 수 있습니다. 2025년 발표된 웨이퍼 제조 연구에서는 5nm 이하의 공정에서 산화막 두께나 회로의 임계 치수(CD)가 아주 작은 수준으로 변해도 수율과 소자 성능에 영향을 줄 수 있다고 설명합니다.
즉, 반도체 미세공정의 출발점은 깨끗하고 균일한 웨이퍼를 만드는 것입니다.
2. 산화: 실리콘 표면에 필요한 막을 만든다
웨이퍼가 준비되면 여러 가지 박막을 형성하는 공정이 시작됩니다.
대표적인 것이 산화(Oxidation)입니다.
실리콘 표면에 산소나 수증기를 반응시키면 이산화규소(SiO₂) 층이 형성됩니다.
이 산화막은 단순한 보호막이 아닙니다. 반도체 제조 과정에서 절연층이나 구조 형성용 막으로 활용될 수 있습니다.
현대 반도체에서는 SiO₂뿐만 아니라 고유전율(High-k) 물질, 금속 등의 다양한 박막을 사용합니다.
이처럼 반도체 제조는 한 가지 재료를 계속 깎는 과정이 아니라 필요한 재료를 필요한 위치에 쌓고 다시 제거하는 과정을 반복하는 기술이라고 이해하는 것이 좋습니다.
2-1. 포토리소그래피: 빛으로 회로를 그린다
반도체 제조에서 가장 중요한 공정 가운데 하나가 포토리소그래피(Photolithography)입니다.
쉽게 말하면 빛을 이용해 웨이퍼 위에 회로 패턴을 전사하는 과정입니다.
먼저 웨이퍼 표면에 감광 물질인 포토레지스트(Photoresist)를 얇게 바릅니다.
그다음 회로 패턴이 담긴 마스크 또는 레티클을 이용해 빛을 조사합니다. 빛을 받은 포토레지스트의 화학적 특성이 변화하고, 현상 과정을 거치면 특정 부분만 남게 됩니다.
이렇게 만들어진 포토레지스트 패턴은 이후 식각 과정에서 일종의 보호막 역할을 합니다.
첨단 반도체에서는 더 작은 패턴을 만들기 위해 EUV(극자외선) 리소그래피가 사용됩니다. Nature Reviews Methods Primers는 EUV 리소그래피가 반도체 미세화를 위한 핵심 노광 기술로 자리 잡았다고 설명합니다.
EUV는 13.5nm 파장의 빛을 사용하며, 기존 광학 리소그래피보다 짧은 파장을 이용해 더욱 미세한 패턴을 형성할 수 있습니다.
3. 식각: 필요 없는 부분을 선택적으로 제거한다
포토리소그래피가 “어디를 만들 것인지 표시하는 과정”이라면, 식각(Etching)은 실제로 재료를 제거하는 과정입니다.
식각은 크게 습식 식각(Wet Etching)과 건식 식각(Dry Etching)으로 나눌 수 있습니다.
습식 식각은 화학 용액을 이용해 특정 물질을 제거하는 방식입니다.
반면 건식 식각은 플라즈마 등을 이용해 더욱 정밀하게 재료를 제거할 수 있기 때문에 첨단 반도체 제조에서 중요합니다.
특히 3차원 구조의 FinFET이나 GAA 나노시트 트랜지스터를 만들기 위해서는 매우 정밀한 식각 기술이 필요합니다.
최근에는 원자층 식각(ALE, Atomic Layer Etching)도 중요한 연구 분야가 되고 있습니다. 2025년 Nanoscale Advances 리뷰에서는 ALE가 원자 수준에서 재료를 한 층씩 정밀하게 제거할 수 있어 고종횡비 구조와 차세대 소자 제조에 유리하다고 설명합니다.
결국 반도체가 작아질수록 “얼마나 정확하게 깎을 수 있는가?”가 중요해지는 것입니다.
3-1. 증착과 이온주입: 트랜지스터의 재료와 전기적 특성을 만든다
식각으로 필요한 부분을 제거했다면 이번에는 반대로 증착(Deposition)을 통해 새로운 물질을 쌓습니다.
증착에는 대표적으로 CVD(화학기상증착)와 PVD(물리기상증착) 등이 사용되며, 더욱 정밀한 박막을 만들기 위해 ALD(원자층 증착) 기술도 활용됩니다.
ALD는 물질을 한 번에 두껍게 쌓는 것이 아니라 표면에서 화학반응을 반복해 매우 얇은 막을 형성할 수 있습니다.
특히 GAA와 같은 3차원 구조에서는 복잡한 표면 전체에 균일하게 막을 형성해야 하기 때문에 ALD와 같은 정밀 증착 기술의 중요성이 커지고 있습니다.
또 다른 핵심 공정이 이온주입(Ion Implantation)입니다.
실리콘에 특정 불순물을 주입해 전기적 특성을 변화시키는 과정입니다. 붕소나 인과 같은 도펀트를 적절한 위치에 주입하면 반도체의 전기적 특성을 조절할 수 있습니다.
이 과정을 통해 트랜지스터의 소스(Source), 드레인(Drain) 등의 영역을 형성할 수 있습니다.
3-2. CMP: 웨이퍼 표면을 다시 평평하게 만든다
반도체 제조 과정에서는 물질을 계속 쌓고 깎기 때문에 웨이퍼 표면이 울퉁불퉁해집니다.
이 상태로 다음 공정을 진행하면 미세한 회로 패턴을 정확하게 만들기 어렵습니다.
그래서 필요한 것이 CMP(Chemical Mechanical Planarization)입니다.
CMP는 화학적 반응과 기계적 연마를 동시에 이용해 웨이퍼 표면을 평탄하게 만드는 공정입니다.
쉽게 표현하면 “반도체 표면을 초정밀하게 닦아서 평평하게 만드는 과정”입니다.
특히 3D 반도체와 첨단 패키징이 발전하면서 CMP의 중요성은 더욱 커지고 있습니다. 2025년 리뷰에서는 CMP가 단순한 평탄화 공정을 넘어 3차원 집적과 하이브리드 본딩을 가능하게 하는 핵심 기술로 발전하고 있다고 분석합니다.
4. 금속배선: 만들어진 트랜지스터를 서로 연결한다
트랜지스터를 만들었다고 반도체 칩이 완성되는 것은 아닙니다.
수많은 트랜지스터가 서로 연결되어야 CPU나 GPU 같은 실제 회로가 작동할 수 있습니다.
이를 위해 금속배선(Metallization) 공정이 진행됩니다.
트랜지스터 사이에 미세한 금속 배선을 형성해 전기 신호가 이동할 수 있는 길을 만드는 것입니다.
과거에는 알루미늄이 널리 사용됐지만, 반도체 미세화가 진행되면서 배선 저항과 신호 지연 문제가 중요해졌고 구리(Cu) 등이 사용되기 시작했습니다.
최근에는 트랜지스터보다 오히려 배선 자체가 반도체 성능의 병목이 될 가능성도 중요하게 연구되고 있습니다. Nature Reviews Electrical Engineering은 미세화가 진행될수록 금속 저항과 배선 구조에서 발생하는 신호 지연 및 에너지 소비 문제가 중요해지고 있다고 분석합니다.
즉, 앞으로의 반도체 경쟁은 트랜지스터 크기만 줄이는 것이 아니라 전류와 데이터를 얼마나 효율적으로 이동시키느냐의 경쟁으로도 이어질 수 있습니다.
5. 패키징과 테스트: 웨이퍼가 실제 반도체가 되는 마지막 단계
모든 회로가 완성되면 웨이퍼를 개별 칩으로 잘라내고 전기적 테스트를 진행합니다.
정상적으로 작동하는 칩은 패키징(Packaging) 과정을 거칩니다.
패키징은 단순히 칩을 플라스틱으로 감싸는 과정이 아닙니다.
칩을 외부 시스템과 연결하고 전력을 공급하며 열을 방출하는 역할까지 합니다.
최근에는 AI 반도체의 등장으로 패키징의 중요성이 더욱 커졌습니다. GPU와 HBM을 하나의 시스템처럼 연결하는 2.5D 패키징, 칩렛, 3D 적층 기술 등이 발전하고 있기 때문입니다.
결국 현대 반도체 제조는 트랜지스터 제조 → 배선 → 패키징까지 모두 포함하는 거대한 시스템 기술이라고 볼 수 있습니다.
반도체 제조공정을 한눈에 보면
실리콘 웨이퍼
↓
산화
↓
포토리소그래피
↓
식각
↓
증착
↓
이온주입
↓
CMP
↓
금속배선
↓
검사·절단
↓
패키징
하지만 실제 공정은 이렇게 한 번씩만 진행되는 것이 아닙니다.
각 공정이 수없이 반복되면서 여러 층의 구조가 만들어집니다. 현대 반도체 제조는 수백 개의 공정 단계를 거치는 매우 복잡한 제조 과정입니다.
그리고 바로 이 반복 과정의 정밀도가 3nm, 2nm와 같은 첨단 반도체의 성능과 수율을 결정하는 핵심 요소입니다.
마무리: 반도체는 ‘작게 만드는 기술’이 아니라 ‘정확하게 만드는 기술’이다
반도체 미세공정을 단순하게 생각하면 “실리콘을 작게 깎는 기술”이라고 생각하기 쉽습니다.
하지만 실제로는 전혀 다릅니다.
웨이퍼를 준비하고 → 산화막을 만들고 → 빛으로 패턴을 만들고 → 필요한 부분을 식각하고 → 새로운 물질을 증착하고 → 이온을 주입하고 → CMP로 평탄화하고 → 금속배선을 만들고 → 패키징하는 과정이 반복됩니다.
그리고 트랜지스터가 3nm, 2nm 수준으로 발전하면서 각각의 공정은 더욱 정밀해지고 있습니다.
2025년 반도체 제조기술 리뷰에서 다뤄진 ALD, ALE, 선택적 증착과 같은 원자 수준의 제조기술이 중요한 이유도 바로 여기에 있습니다.
결국 첨단 반도체의 경쟁력은 단순히 “몇 나노인가?”라는 숫자에만 있는 것이 아닙니다.
얼마나 얇게 증착할 수 있는가, 얼마나 정확하게 식각할 수 있는가, 얼마나 균일하게 이온을 주입할 수 있는가, 얼마나 평평하게 만들 수 있는가, 그리고 수많은 공정을 얼마나 안정적으로 반복할 수 있는가가 핵심입니다.
핵심 키워드
반도체 제조공정, 웨이퍼, 실리콘 웨이퍼, 포토리소그래피, 식각, 증착, 이온주입, CMP, 금속배선, 반도체 패키징, 반도체 8대 공정, EUV, ALD, ALE, 3nm, 2nm
참고문헌 및 출처
- Lee et al., “Advances in core technologies for semiconductor manufacturing”, Nanoscale Advances, 2025.
논문 원문 보기 — DOI 10.1039/D4NA00784K - “Novel Atomic Layer Processes for Semiconductor Manufacturing”, International Journal of Precision Engineering and Manufacturing, 2025.
- “Review of Applications of Experimental Designs in Wafer Manufacturing”, Systems and Innovation, 2025.
- Kazazis et al., “Extreme ultraviolet lithography”, Nature Reviews Methods Primers, 2024.
- “Challenges and Innovations in Chemical Mechanical Polishing in the More-than-Moore Era”, 2025.
- “Future interconnect materials for highly integrated semiconductor devices”, Nature Reviews Electrical Engineering, 2025.
유트
